El panel de visualización fabricado por la pantalla LCD de cristal líquido es ampliamente utilizado en equipos militares. Este diseño adopta el FPGA Spartan-3E como hardware. La pantalla LCD de 2 caracteres de 2 & TImes; incorpora un controlador de gráficos Sitronix ST7066U para realizar el carácter o el carácter chino de la pantalla LCD. Pantalla completa, pantalla móvil de pantalla completa y pantalla de un solo personaje en la pantalla. Todas las funciones se implementan en lenguaje VHDL para cumplir con los requisitos de la pantalla LCD y lograr una variedad de efectos de visualización.
Debido a su pequeño tamaño, peso ligero y bajo consumo de energía, las pantallas de cristal líquido LCD tienen una amplia gama de aplicaciones. Por ejemplo, como paneles de visualización para aviones, tanques y barcos, se puede reducir el espacio ocupado por la pantalla CRT original, se puede reducir el peso del dispositivo y se puede mejorar la movilidad.
Este diseño utiliza un LCD de caracteres con un controlador gráfico integrado Si.tronix ST7066U en la placa de desarrollo Spartan-3E, que implementa: (1) visualización de un solo carácter en cualquier posición y pantalla completa y pantalla completa de caracteres; (2) La visualización de caracteres personalizados (caracteres) y la visualización de movimiento de pantalla completa de caracteres individuales. Entre ellos, el controlador de gráficos [1] es responsable de recibir los comandos y datos de control y enviarlos a la pantalla LCD.
1 controlador de gráficos Sitronix ST7066U
El controlador tiene tres espacios de almacenamiento interno, DD RAM, CGROM y CG RAM, que se deben inicializar antes de enviar datos.
(1) DD RAM (visualización de RAM de datos)
El código de personaje está almacenado. Físicamente, la DD RAM tiene un total de 80 posiciones de caracteres, cada línea tiene 40 caracteres, pero solo se pueden mostrar 16 y los 24 restantes no se muestran. Antes de leer o escribir, el contador de direcciones debe inicializarse. El contador de direcciones se puede mantener constante o aumentar o disminuir automáticamente en 1 después de leer o escribir.
(2) ROM CG (Generador de caracteres ROM)
Un mapa de bits de fuente que contiene cada carácter predeterminado.
(3) CG RAM (generador de caracteres RAM)
Contiene mapas de bits de caracteres personalizados de 8 bits. Cada bit de carácter personalizado consta de 5 puntos en mapas de bits de 8 bits. El uso específico es el mismo que DD RAM.
1.1 Señales de interfaz con FPGA
Las señales de interfaz LCD y FPGA [2] son: (1) habilitar la señal LCD_E; (2) registrar la señal de selección LCD_RS; (3) señal de control de lectura / escritura LCD_RW; (4) cuatro líneas de datos LCD y línea de datos StrataFlash SF_D Reutilización 11: 8.
1.2 Análisis de sincronización
El valor de los datos de SF_D 11: 8, LCD_RS, LCD_RW debe establecerse y mantenerse estable al menos 40 ns antes de que LCD_E suba, y LCD_E permanezca alto durante al menos 230 ns. En muchas aplicaciones, LCD_RW siempre es bajo porque los datos normalmente no se leen desde la pantalla.
Como se muestra en la Figura 1, los datos se transmiten en formato de 8 bits y se divide en 4 bits altos y 4 bits bajos. Los primeros 4 bits altos y luego los 4 bits bajos tienen un intervalo de al menos 1us. Una operación de escritura de 8 bits tiene un intervalo mínimo de 40 us antes de la próxima comunicación, y la demora debe aumentar a 1,64 ms después del comando de borrado.
Diseño LCD LCD basado en FPGA
Diagrama de tiempo de la interfaz LCD de la figura 1 personaje
2 diseño de visualización de datos
2.1 Diagrama de flujo
Como se muestra en la Figura 2, la pantalla LCD de datos incluye inicialización de encendido, visualización de configuración, escritura de datos en la pantalla y la dirección inicial debe establecerse antes de escribir datos.
Diseño LCD LCD basado en FPGA
Figura 2 Diagrama de flujo de la pantalla LCD
El cristal de la placa de desarrollo es de 50 MHz.
